

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problems Mailbox.**

(1)

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 56-074728

(43)Date of publication of application : 20.06.1981

(51)Int.Cl. G06F 3/00
 G06F 1/00
 G06F 3/04
 G06F 9/00
 G06F 13/00

(21)Application number : 54-151820

(71)Applicant : FUJITSU LTD

(22)Date of filing : 22.11.1979

(72)Inventor : KOYANAGI TOMOO
 BABA MASARU

(54) PROGRAM LOAD SYSTEM

(57)Abstract:

PURPOSE: To make it possible to make the terminal equipment execute loading efficiently, by combining the common and variable program blocks, and giving the multiple address to plural terminal equipments, in case of the program loading system loaded by the terminal equipment.

CONSTITUTION: It is constituted so that plural terminal equipments connected to one circuit load one program transmitted by the circuit to the memories of plural equipments, respectively. The program itself sent out from the controller CPU is constituted by separating it from the common program block GPRj consisting of the basic I/O program and the program for executing the operation, etc., and plural variable program blocks PPi which are different by one or prescribed number of terminal equipments, respectively. In this way, all the terminal equipments can manage by only inputting a program corresponding to each of them among a series of programs which have been sent out once or twice.



LEGAL STATUS

- [Date of request for examination]
- [Date of sending the examiner's decision of rejection]
- [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
- [Date of final disposal for application]
- [Patent number]
- [Date of registration]
- [Number of appeal against examiner's decision of rejection]
- [Date of requesting appeal against examiner's decision of rejection]
- [Date of extinction of right]

⑨ 日本国特許庁 (JP)

⑩ 特許出願公開

⑫ 公開特許公報 (A)

昭56-74728

⑪ Int. Cl. ¹	識別記号	庁内整理番号	⑬ 公開
G 06 F 3/00		6711-5B	昭和56年(1981)6月20日
1/00	1 0 3	6974-5B	発明の数 1
3/04		7218-5B	審査請求 有
9/00		7257-5B	
13/00		7361-5B	(全 8 頁)

⑭ プログラムロード方式

⑯ 発明者 馬場賢

⑰ 特 願 昭54-151820

川崎市中原区上小田中1015番地

⑱ 出 願 昭54(1979)11月22日

富士通株式会社内

⑲ 発 明 者 小柳智生

⑳ 出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

川崎市中原区上小田中1015番地

富士通株式会社内

㉑ 代 理 人 弁理士 松岡宏四郎

明 細 書

1. 発明の名称

プログラムロード方式

2. 特許請求の範囲

(1) プログラムの格納される書替え可能なメモリ、及び該メモリに格納されたプログラムに従って所定の処理を実行するプロセッサを少なくとも有する複数の端末装置と、コントローラとを有し、コントローラが送出する1つのプログラムを、各端末装置が該メモリにロードするプログラムロード方式において、該送出されるプログラムを、共通プログラムブロックと、1又は所定数の端末装置毎に異なる複数の可変プログラムとにより構成するとともに、該端末装置に、共通プログラムブロックと、転送される可変プログラムブロックの内当該端末装置に使用されるべき可変プログラムブロックを判別してロードする手段を設け、共通プログラムブロックと判別され選択された可変プログラムブロックとを組合せて各端末装置が自己のプログラムを各

々のメモリにローディングすることを特徴とするプログラムロード方式。

(2) 該共通プログラムブロック及び可変プログラムブロックには各々識別可能な識別情報が付加されて送出され、端末装置は該識別情報を識別して対応するプログラムブロックをロードする事を特徴とする特許請求の範囲第(1)項記載のプログラムロード方式。

(3) 各プログラムブロックは、各々、所定長にプログラム化されて送出される特許請求の範囲第(1)項、又は第(2)項記載のプログラムロード方式。

3. 発明の詳細な説明

本発明は、端末装置に対し、コントローラ側から制御プログラムを送出して端末装置のメモリにロードさせ、もって端末装置が所定の処理を実行し得るようにしたプログラムロード方式に関し、特に、イニシャルプログラムを複数の端末装置に対し、同報して効率良く、ロードせしめるプログラムロード方式に関する。

本発明はそれに限られるものではないが、加

業のデータを取扱うPOSシステム等では端末側の金銭登録機が中央処理装置側より電源投入時にイニシャルプログラムローディングするように構成されている。第1図は、こうしたデータの授受システムを示す図である。図中CPUはコントローラ、POS#1～nはPOS端末、FILはファイル、MEMはメモリである。

即ち、各POS#1～nは、各々メモリMEMを有し、例えばデパートの始業時等に、コントローラCPUの有するファイルFILに蓄積されたプログラムをこのメモリMEMにロードするようになる。これは、次の手順で行なわれる。

- ①コントローラCPU側から、所定の時刻、例えば、始業時間前より、各POS端末POS#1～nに各々ポーリング信号をシーケンシャルに送出する。
- ②POS端末側では、当該POS端末を使用する店員等、オペレータが図示されないキーを操作して、このPOS端末に電源を投入する。
(今仮にPOS端末POS#1に電源が投入さ

れたものとする。)

- ③POS端末POS#1は、コントローラCPUから当該POS端末POS#1に対するポーリング受信されると、コントローラCPU側、電源が投入され、イニシャルプログラムローディング(IPLと称する)を要求する旨の信号を返送する。
- ④コントローラCPUは、この信号を受信すると、ファイルFILから当該POS端末POSをコントロールするため所定のプログラムを取出し、POS端末POS#1宛送出する。
- ⑤POS端末POS#1はこのIPLデータを受信しメモリMEMに格納し終ると、IPL完了信号をコントローラCPUに送出する。
- ⑥コントローラCPUは、次のPOS端末POS#2宛に、ポーリング信号を送出する。
以下同様にして全ての端末に対し、逐次IPLデータをコントローラが伝送するようにされる。
しかしながら、こうした従来のシステムでは、デパート等の規模が大きくなり、POS端末の

台数が増加すると、IPLするのに長時間を要し、つまり一つのシステムが稼動する迄に、時間がかかるという欠点を有する。

本発明の目的は以上の欠点を取除くべく、効率良く、これらIPLデータを授受可能な、プログラムロード方式を提供することにある。上記目的を達成するため本発明では、これらPOS端末は、同一種類のプログラムで動作するものが存在し、しかも異種のプログラムで動作するものであっても、共通するプログラムが存在する事に着目し、1つの回線に接続されている複数の端末装置が、回線に伝送されている1つのプログラムを複数の装置が各装置のメモリに各々ロードするよう成するとともに、コントローラから送出するプログラム自体を共通プログラム、例えば、端末装置として必ずや必要となる基本構成であるプリンタキーボード、数値表示器、を制御するための基本I/Oプログラムや、演算等を遂行するためのプログラム等により構成されるプログラムブロックと、可変プ

ログラム、例えば、POS端末の場合であれば、売場点毎に異なる商品コード等のテーブル組又は売場点毎に異なる販売操作プログラムブロックとに分離する。これにより全ての端末装置は送出された1度又は2度の一連のプログラムから自己に相当するプログラムを取入れれば事足りる。以下、図面により説明する。第2図(a)(b)(c)は、本発明の原理を説明するタイムチャートである。図中、第1図に用いたものと同じものは同一記号で示されている。

- ①第2図(c)においてコントローラ側CPUは、コントローラCPUの電源が投入された時点より次々にポーリング信号POL(POS#1)～POL(POS#n)を送出する。
- ②POS端末POS#1が図中Xの位置で電源が投入されると、所定タイミングで、IPL要求データを出力する。
- ③コントローラCPUはこの要求データを交付けると、IPLデータIPL1を、図中ブロックに分割(後述)しPOS端末POS#1宛の信

号を付して順次回線上に転送する。つまり、POS 端末 POS # 1 を代表 POS 端末として当該端末に転送する形態をとる。また第 2 図 (a) に示す如くこの IPL データ IPL は、共通プログラムブロック CPR と、可変プログラムブロックに分割され、更に各共通プログラムブロック及び可変プログラムブロックも、所定バイト数単位でブロック化される。当該ブロックが第 2 図 (b) に示されている。IPL データの内可変プログラムブロック VPR は、グループプログラムブロック GPR 1、CPR 2 …… と、個別プログラムブロック PP 1 …… PP n とにより構成される。このグループプログラムブロック GPR 1 ~ GPR i は全ての端末がグループ分けされた場合、各グループ内の端末装置に共通するプログラムを示し、デパート等を例にとれば、食品売場にある複数の POS 端末装置は、共通プログラムブロック以外のプログラム内において共通するプログラムが存在し、例えば操作順序が当該食品売場においては共通するから、

- 7 -

別部、データ部 2 が何れの POS 端末のグループのものかを識別する、例えば、洋服売場に存在する POS 端末のグループに属するものである事を識別するグループ番号、及び 1 又は複数の POS 端末自体を指定するレジ番号を含んで構成される。またデータ部 2 は、IPL データと、当該 IPL データを格納すべき端末装置のメモリのアドレス領域を示す格納アドレスとを含んで構成される。尚、同図には図示しないが、当該ブロックには伝送手順に同じ、例えばスタートフラグ、エンドフラグ、又は STX、ETX 等の同期フラグ類、及び、チェックコード類が付加される。従って、第 2 図 (b) の IPL データ IPL 1 において、共通プログラムブロック CPR 内のブロックは、可変識別部、グループ番号、レジ番号は、任意にして、共通識別部少なくとも共通プログラムである事を示すデータが書き込まれてコントローラ CPU から送出される。

① 回線上に伝送されて来た IPL データを、POS

これを 1 つのグループとし、共通するグループプログラムブロック GPR 1 に当該共通するプログラムを割当てられるようにされる。同様にして売場毎に共通するプログラムを 1 つのグループプログラムブロック GPR j とするようになされる。また、個別プログラムブロック PPI は、各々の端末毎に異なるパラメータ等が送出されるものを示す。従ってこうした IPL データは、共通プログラムブロック CPR、全てグループプログラムブロック及び、全て個別プログラムブロックにより構成される。また個々のブロックは識別部 1 とデータ部 2 とにより構成され、全ビット数が、例えば、256 バイト等所定バイトとなるブロックに更にブロック化ようになされる。また識別部 1 には当該ブロックのデータ部 2 が、共通プログラムブロック内のブロックである事を識別するに足る、バイト数のデータで構成された共通識別部、データ部 2 が可変プログラムブロック内のブロックである事を識別するに足るバイト数のデータで構成された可変識

- 8 -

別部 POS # 1 は、前述したメモリ MEM に取込まれる。

- ② 当該 IPL データ転送途中に、POS 端末 POS # 1 POS # P、POS # m に電源が投入されると IPL 要求データが発生される。この IPL 要求データを、IPL データ IPL 1 の、各ブロックの間で、コントローラ CPU に取込ませる。
- ③ 次に、該 IPL 要求データをコントローラ側に取込ませることのできた POS 端末 POS # 1、p は該 IPL 要求データが受け付けられた時点の次に到来する POS 端末 POS # 1 宛の IPL データ IPL 1 のデータブロックから当該端末に使用されるプログラムブロックを前述第 2 図 (b) の識別部で識別して選択的に次々に自装置内に取込む。
- ④ IPL データ IPL 1 が送信終了すると、コントローラ CPU は、各 POS 端末、又は、代表 POS 端末又は、要求を受け付けた全ての POS 端末に対して受信状態等検査のためのポーリン

- グ信号を発生する。
- ⑤ POS 端末 POS # 1 では、このポーリング信号に対して、IPL が完了した事を示す完了データを発生するようにされ、この時点より POS 端末 POS # 1 は運用動作可能となり、売場点の業務を当該メモリ内のプログラムに従って、実行するようにされる。
- ⑥ ポーリング信号が各々の POS 端末に送出される時、コントローラは、IPL 要求が受け付けられていて、IPL 完了データが受信されていない POS 端末を検索し、検索された1つの POS 端末例えば POS # 1 を代表 POS として同一の IPL データ IPL 2 を最初から上述と同様に送出するようにされる。
- ⑦ POS 端末 POS # 1 は未だ当該端末のメモリに格納していない IPL データを順次受信して格納する。
- ⑧ また IPL データ IPL 1 が転送中に IPL 要求を送出した POS 端末 POS # 1 は、同様に IPL データ IPL 2 の途中で、全ての IPL

データをメモリに格納し終り、IPL データ IPL 2 の各ブロック間にコントローラ CPU から送出されるポーリング信号に対して IPL 完了信号を送出するようにされる。

この、IPL データ IPL 2 も、共通プログラムブロック CPR と、可変プログラムブロック VPR を持つから、POS 端末 POS # m は、共通プログラムブロック CPR の各ブロックを識別して共通プログラムブロック CPR の各ブロックをメモリにロードする。

- ⑨ また IPL データ IPL 2 転送中に他の POS 端末 POS # k に電源が投入されると前述と同様にして IPL 要求が各ブロック間に挿入されコントローラ CPU 側に通知される。
- ⑩ 代表 POS となっている POS 端末 POS # 1 は、自装置のメモリ内に IPL データが全て蓄積され、IPL データ IPL 2 が終了した時点で、コントローラ CPU から送出されるポーリング信号に対して IPL 完了信号を送する
- また POS 端末 POS # m は、自己装置の

るグループに対するグループプログラムブロック GPR i、及び自装置に送した可変プログラムブロックが送出された時点で、全てのプログラムがロードされる事となり、POS 端末 POS # m 宛のポーリング信号によって、IPL 完了通知をして運用状態となる。

以下同様にして IPL 途中の又は IPL 要求を送出した POS 端末のメモリに IPL データが格納される。

第 3 図は上述の本発明の一実施例のコントローラ側 CPU のブロック図、第 4 図は POS 端末装置側のブロック図である。

図中第 1 図に用いられたものと同じものは同一記号で示されている。

また第 3 図において TBL はテーブルであり、IPL 要求のあった POS 端末の番番等を記憶するもの、TSU はテーブル管理ユニット、RCV はレシーバであり、回線から受信されたデータが否定応答である場合ポーリングユニット POLU を起動するもの、RCR は受信レジスタであり、

受信されたデータを蓄積するもの、AN は判別部であり、受信レジスタの上位ビット又は所定ビット位置から当該レジスタに蓄積されたデータがなにを意味するものであるかを判別し、受信レジスタのデータを判別された場所へ通知するもの、REG は IPL データの転送先アドレスを蓄積するもの、FIL はファイルであって IPL データ内の共通プログラムブロック又は可変プログラムブロックが転送するバイト数毎にブロック化されて記憶されるもの、FCT はファイルコントローラであって IPL データをブロック毎に読出すもの、CNT はカウンタであって読出されたブロック数をカウントし、1つの群の全 IPL データの読出し終了を検出するもの、TRR は送信レジスタであって第 2 図(4)に示した、IPL データを蓄積し、後述する編集ユニット EDI に受渡すもの、EDI は編集ユニットであって送信レジスタ TRR 又は図示されないレジスタから受渡されたデータを、伝送制御手順に従って編集し、例えばフラグ、又は伝送キャラクタ等を付加して伝送するもの、

POLUはポーリングユニットであり、編集ユニットからデータがオア回路ORを介して回線に送出されない場合に、各POS端末に対し、レシーバRCVからの通知でポーリングすべき端末を進めて、ポーリング信号を送出するものである。

更に第4図においてRBUFは受信バッファ、TBUFは送信バッファ、AGUは識別ゲートであり受信データの領域別部により共通プログラムブロックであるのか、自己の属するグループのプログラムブロックであるのか、自装置のプログラムブロックであるのかを識別するもの、MEMはプログラムを格納するメモリ、STRは格納制御部、OCTはカウンタであり、送信されているIPLデータのブロック数が最初にセットされ次々にIPLデータのブロックが受信される毎にカウントダウン又はカウントアップし、全ブロック数が、受信されると出力Nを発生するもの、REUは応答作成ユニット、であり指定された否定応答NACK又は肯定応答ACK又はIPL完了応答

上位ビットを判断し、自装置宛のポーリング信号であることを検出すると、その検出出力によりアンドゲートA₁を介してIPL要求発生ユニットIGを起動する。

尚、フリップフロップFFは、当該POS端末がIPL要求発生後セットされそのQ出力をレベル"1"に、 \bar{Q} 出力をレベル"0"にして、以後IPL要求信号を発生しないようにするためIPL要求を送出していない場合は \bar{Q} 出力がレベル"1"となりアンドゲートA₂が開放状態にされる。また1回IPL要求信号が発生された後のポーリング信号に対しては否定応答NACKが返送されるようになる。IPL要求発生ユニットIGからのIPL要求データは送信バッファTBUFに蓄積され自装置の前述のグループ番号、レジ番号とともに回線を介してコントローラ側に送出すようにされる。またこの時フリップフロップFFがセットされる。

更にIPL要求検知部DTがIPLを必要としないと判断した場合図示されない制御部が、

を発生するもの、DTはIPL要求検出部であり、例えば風車が投入された場合にこれを検出し、IPLすべきか否かを判定するもの、IGはIPL要求データを発生するもの、A₁~A₃はアンドゲート、FFはフリップフロップである

尚、本実施例においては、説明を明確にするため各々の機能をブロック化して示したが、コントローラ及び端末装置はプロセッサ及びメモリで構成しても良い事は明らかであり、その場合端末装置は、最初のプログラムをロードするプログラムを不揮発性メモリに、IPLするためのプログラムを格納して、同様の機能を連するようになされる事は言うまでもない。動作を説明する。先ず

- ① 第4図IPL要求検出部DTがIPLをするべきであることを検出して出力をレベル1にする。
- ② コントローラ側(第3図)のポーリングユニットPOLUが当該端末に対してポーリング信号を送出すと、端末側では、これを受信バッファRBUFに蓄積する。
- ③ 識別ゲートAGUが受信バッファRBUFの

応答作成ユニットREUにNACK出力せしめるよりすることは言うまでもない。

- ④ コントローラ側ではレシーバRCVを介してこのIPL要求信号を受信レジスタRCRに転送する。

受信レジスタRCRに蓄積されたデータは判別部ANで判別されIPL要求であると、IPL要求された端末装置を、テーブル管理ユニットTSUに受渡す、テーブル管理ユニットTSUはこれをテーブルTBL上に登録するとともにレジスタREGに蓄積せしめる。この時判別部ANで判別された機番が通知されることによりファイルコントローラFCTが起動されて先ず、共通プログラムブロックと、可変プログラムブロックとを含むデータをファイルFILより選択し、各ブロックを構成するブロック毎に読出すようにする。ファイルFILから読出されたIPLデータの各ブロックは、送レジスタTRRに転送される。この時カウンタCNTはブロックを計数する。

送信レジスタTRRには、レジスタREGからIPLデータの転送先端末機番が受渡されており、この機番データと、IPLデータブロックとが蓄積された時点で編集ユニットEDIに転送する。

- ⑤ POS端末側では受信されたデータを識別ゲートAGUで、自装置又は、自装置に使用できるIPLデータであることを判別すると、出力a出力bを出力する。また当該POS端末がコントローラ側がIPLデータブロック中に指定するPOS端末でない場合には出力bのみを発生するようにされる。

この出力bは、格納制御部STRを動作せしめる。

格納制御部STRは受信バッファRBUFのデータを取込み前述したIPLブロック中に記載されるメモリの格納アドレスにIPLデータIPLDIを格納せしめ格納終了すると出力aを発生する。またカウンタOCTには前述したIPLデータブロックの所定ビット位置に記憶さ

末はこれにより前述と同様にしてテーブルTBLにその機番が登録される。

ファイルコントローラFCTはタイマが所定時間過ぎると、次のIPLデータブロックを脱出するようにされる。以下同様にしてIPLデータブロックの転送が行なわれ、コントローラ側のカウンタCNTが全ブロック出力した事を計数して終了信号Nを発生する。この終了信号NによりレジスタREGに蓄積される機番は送信レジスタTRRにセットされポーリングユニットPOLU中に受渡されIPLデータを送出していたPOS端末にポーリング信号として送出される。

- ⑥ 端末側ではIPLデータブロックが受信されメモリMEMに格納される毎にカウンタOCTを減算するようにし、そのカウント出力がIPLデータブロックに示されるブロック数をカウントし終ると応答作成ユニットREUに対し、IPL完了を通知する。応答作成ユニットREUは識別ゲートAGUが自装置宛ポーリング信号

れる、IPLデータのブロック数aがセットされ、前記出力aの出力回数を計数するようにされる。

前記識別ゲートAGUで自装置宛のIPLデータであることを検出していると、この出力aはアンドゲートA1を介して応答作成ユニットREUに対し、肯定応答ACKを発生するように指示する。

応答作成装置REUはこれにより肯定応答ACKを発生し、送信バッファTBUFに蓄積せしめコントローラ側に返送する。

- ⑦ コントローラ側ではこの肯定応答ACKを受けると、判別部ANで、これを判別し、ファイルコントローラFCTを起動する。この時ファイルコントローラFCTに掛けられた指示されないタイマが起動され、タイマの計時する所定期間、ポーリングユニットPOLUから各POS端末に対し順次IPL要求の存在の有無又はデータ転送要求の存在の有無を検索するポーリング信号が発生される。IPL要求の存在した端

を識別した場合、このIPL完了を示す信号をコントローラ側に送出する。

尚自装置が代表POS端末である場合は受信バッファRBUFの所定ビット位置に記憶されるIPLブロックNOがNONになる迄応答作成ユニットREUはIPL完了信号をコントローラ側に送出しないようにされる。

- ⑧ コントローラ側にIPL完了信号が通知されると、このIPL完了信号を判別部ANで判別し、当該通知のあったPOS端末の機番をレジスタRCRからテーブル管理ユニットTSUに通知する。テーブル管理ユニットは通知された機番をこの時点でテーブルTBLから削除する。またカウンタCTが1回目の全IPLデータブロックの送出を終了した事をテーブル管理ユニットTSUに通知されると、次だ、テーブルTBLに消去されない機番を脱出しレジスタREGにセットする。以下同様にしてファイルFILから最初のIPLデータブロックから順次脱出し、レジスタにセットされた機番のPOS端末

に対しIPLデータを転送するようにされる。
 また、上述の構成では必ず共通プログラムブロックと可変プログラムブロックとの一対を1つのIPLデータとして取扱ったが、当該一対のIPLデータの転送が終了した時点で行う、ポーリング信号に対しIPL途中のPOS端末がロードしていないプログラムを、例えば、前述したブロック番号で通知し、コントローラ側が、それを刊別して、該当するブロック番号の全てを選択して送出するように構成すれば、各端末装置のIPLの完了迄の時間を共に早める事ができる。

また、第4図において、識別ゲートAGUを例えば、外部からセット自在なレジスタと、当該レジスタの内容と受信バッファレジスタRBUFとの内容を比較する手段とにより構成する事により、その端末に属するグループを可変にする事ができる。尚、この場合、当該識別ゲートAGUのレジスタの内容は、電源オフする際は、バッテリサポートされる等して記憶内容を保持するものに格納しておくか、又は、電源投入時に必ずそのグルー

プ番号を登録するようにされる。


以上記載した様に本発明によれば、端末装置の台数が数多い場合でも、数回のIPLデータの転送のみで、済み、しかも各端末固有のプログラムが、それら各共通プログラム、可変プログラムの組合せで作成できる効果を有する。

4. 図面の簡単な説明


第1図は、本発明の適用されるシステムブロック図、第2図(a)、(b)、(c)は本発明の原理を説明するIPLプログラム構成、ブロック構成及びタイムチャート、第3図、第4図は一実施例のコントローラ及びPOS端末のブロック図である。

図中、CPU…コントローラ、FIL…ファイル、POS#1~POS#k…POS端末、MEM…メモリである。


代理人 弁理士 松岡 宏四郎




第 1 図




第 2 図 (a)




第 2 図 (b)



第 2 图 (C)



第 3 图 D240-3



第 4 图

posレジスタ